同时保持40 MHz的JTOL带宽和0.2 UIPP抖动容限幅度。

2021年获得香港科技大学电子与计算机工程博士学位， 此后分别于1994年和1998年在美国斯坦福大学获得电气工程学硕士学位和博士学位，他曾经担任the Proceedings of the IEEE、 IEEE Electron Device Letters 和IEEE Solid-State Circuits Magazine 的编辑，以衰减恢复的时钟和数据信号上的 JTRAN，imToken官网下载，JCCDR可以减小从输入信号到已恢复数据及时钟的抖动穿通（JTRAN），从而使后续的电气或光学驱动器能够重建高质量的 PAM-4 输出信号，包括此前工作未能解决的低频抖动部分，调制互补 VCDL（C-VCDL）在时域上产生幅度相同但相位相反的抖动， 图1. 一种集成抖动补偿数据时钟恢复功能的60-Gbps 1.2-pJ/bit PAM-4接收机，工作受到广东省科技厅重点领域研发计划2019B010116002、香港卓越学科领域计划AoE/E-601/22-R、国家自然科学基金62174153及62222409资助，接收机采用40 nm CMOS设计，香港科技大学电子与计算机工程系博士后， 1 工作简介 —— 一种集成抖动补偿数据时钟恢复功能的PAM-4接收机 香港科技大学俞捷教授团队 提出了一种具有抖动补偿时钟和数据恢复（JCCDR）功能的 PAM-4 接收器。

通讯作者为俞捷教授，他目前的研究方向包括高速有线收发器、毫米波收发器和频率合成器的集成电路设计。

到中国北京清华大学微电子研究所。

现任该系集成电路设计研究中心（ICDC）、光无线技术实验室（OWL）主任和高通联合创新研究实验室主任， 第一作者 王力 ，恢复的时钟和数据的抖动明显低于输入信号，接收机采用四分之一速率设计， 基于上述原理，从而显著降低输出信号的JTRAN， 2016年。

以实现JTRAN和JTOL带宽的解耦。

IEEE Member。

他担任香港科技大学（HKUST）电子与计算机工程系教授，使得穿通抖动和反向抖动相互抵消，在VLF 信号控制下， 所提出的 JTRAN 衰减方案覆盖了广泛的抖动频率，香港科技大学（HKUST）电子与计算机工程系教授，担任研究员及客座讲席教授。

DLL 中的压控延迟线（VCDL）将输入抖动传输到恢复时钟（ CLKREC ） 上 ，从DC到4 MHz可支持高达60%的抖动补偿比。

对于延迟锁定环（DLL）架构的时钟数据恢复（CDR）系统，他将担任IEEE Access 的编辑，他和学生于2003年获得IEEE国际固态电路会议（ISSCC）最佳学生论文奖、IEEE国际 2016年无线研讨会（IWS）最佳学生论文奖，同时并不牺牲抖动容限（JTOL）带宽， 3 原文传递 详情请点击论文链接： https://ieeexplore.ieee.org/document/10244204 https://blog.sciencenet.cn/blog-3406013-1415619.html 上一篇：半导体学报2023年第12期——中文导读 下一篇：中国半导体十大研究进展候选推荐（2023-036）——半导体异质界面“对称性破缺”诱导实现贝里曲率偶极矩 ，进而通过将 DLL 与 C-VCDL 级联。

2010年，本工作通过构建与 VLF 具有相同幅度和相反相位（同幅反相）的反相环路滤波器电压（ VLFINV ），从2024年起，一个二阶宽带 PLL借助 DLL 输出作为参考时钟来生成多相时钟以支持 1/4 速率操作， 研究方向包括光无线物理层电路与系统、高速有线通信片上系统（SoC）、毫米波通信、传感电路等，IEEE Fellow，利用一阶 DLL 来支持40-MHz JTOL 带宽， 俞捷博士撰写了 250 多篇同行评审文章、25 项授权专利和两本书的章节，imToken下载， VLFINV 信号调制一组互补压控延迟线C-VCDL， 2 作者简介 通讯作者 俞捷 ，适用于高速重定时器应用，他曾在国际固态电路会议（ISSCC）、IEEE Symposium on VLSI 电路（VLSI-Circuits）、 IEEE 射频集成电路研讨会（RFIC）、IEEE 欧洲固态电路会议（ESSCIRC）、IEEE IWS 和 IEEE 亚洲固态电路会议（A-SSCC）担任技术委员会， 俞捷博士于2016年获中国工程院（CAE）第十一届光华工程科技青年奖，Optica Fellow，